home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / misc-part2 / 11159 < prev    next >
Encoding:
Text File  |  1996-08-05  |  6.0 KB  |  127 lines
  1. Newsgroups: comp.sys.amiga.advocacy,comp.sys.amiga.misc
  2. Path: new-news.sprintlink.net!eskimo!drizzit
  3. From: drizzit@eskimo.com (G. Baldwin)
  4. Subject: Re: Walker vs. the $999 7200/75 w/4xCD!
  5. X-Nntp-Posting-Host: eskimo.com
  6. Message-ID: <DpDG6x.8zG@eskimo.com>
  7. Followup-To: comp.sys.amiga.advocacy,comp.sys.amiga.misc
  8. Sender: news@eskimo.com (News User Id)
  9. Organization: Eskimo North (206) For-Ever
  10. X-Newsreader: TIN [version 1.2 PL2]
  11. References: <eraugust-2803960910170001@sbdsk0838.sbrc.hac.com> <1350.6662T1401T2752@mbox.vol.it> <4jpcr3$6ni@valour.pem.cam.ac.uk> <4jpok5$bu4@serpens.rhein.de>
  12. Date: Fri, 5 Apr 1996 04:23:20 GMT
  13.  
  14. Michael van Elst (mlelstv@serpens.rhein.de) wrote:
  15. : cbrown@armltd.co.uk (Chris Brown) writes:
  16.  
  17. : >Your assertion is silly. One of the main reasons why RISC processors
  18. : >came about in the first place was that memory was too slow for CISC
  19. : >processors, with thier instructions that operated directly on
  20. : >memory.
  21.  
  22. : Ugh, ugh, ugh. RISC CPUs usually need faster memory (and more).
  23.  
  24. Just because a CPU is RISC based does not instantly mean that its 
  25. binaries will be larger than that of a CISC based chip.  If the chip does 
  26. need faster memory, its usually because the CPU itself is faster than its 
  27. CISC counterpart.  A Alpha 20164/50 could get away with the same speed 
  28. memory as a MC68060/50 w/o a lv32 cache with any speed hits.
  29.  
  30. You are comparing apples to oranges.
  31.  
  32. <Snip>
  33.  
  34. : >Compare with, say the P6, a CISC chip, which
  35. : >needs an enormous and fast level 2 cache to perform well.
  36.  
  37. : That's exactly what RISC CPUs need. Most high end risc machines come
  38. : with several _megabytes_ of cache. Most Pentiums use 256k or 512k. The
  39. : P6 isn't better in this regard but (like the latest Alpha) has another
  40. : hierarchy level. The external cache there becomes L3 because the chips
  41. : have integrated a relatively small L2 cache themselves.
  42.  
  43. Most RISC based CPUs are made for high-end applications.  Its only been 
  44. the past few years that Mr. Joe-Blow Average has been dinking with them.  
  45. Because of this, high-end RISC based CPUs are designed with power-users in 
  46. mind - they have the money to get chips with huge caches on them.
  47.  
  48. The HP PA-8000 leaves its caches off chip so they can be several Megs in 
  49. size.  This is because the PA-8000 was designed for such things as genetic 
  50. engineering where data sets are far too large to fit in any on-chip cache.
  51.  
  52. The Alpha 21164A has a 8KB lv1 cache and a 96KB lv2 cache.  It also runs 
  53. at speeds of 233, 300 or even 415MHz and runs over $3000/each CPU.
  54.  
  55. Now compare those to MC68356 that I have in my modem, or the 25MHz AMD 
  56. 29030 that my uncle has in his printer.  THEY don't need these huge lv3 
  57. caches that you keep babbling about.  I doubt they even have lv2 caches.
  58. Are they no less RISC based than these mega-CPus that people talk about?
  59.  
  60. Understood that the high speed RISCs are more influenced on memory speed 
  61. than high speed CISC based chips, but I ask this - what kind of memory
  62. would you need with a 68060/250 (with memory running at full CPU speed) if
  63. such a chip existed compared to an Alpha running at the same clock speed?
  64.  
  65.  
  66. : >>Untill someone makes 5ns main ram (!) and RISC's can go out again, untill
  67. : >>we get BiCMOS technology for CPU's and at 700Mhz and 20 millions of transistors
  68. : >>CISC wins again in any case.
  69.  
  70. : >Huh? You are aware that one of the purest RISC designs around today is
  71. : >the DEC Alpha, right? It's also the fastest commercially available
  72. : >microprocessor by a *long* way.
  73.  
  74. The 21164 has 9.3 million transistors, most of which go to the internal 96KB 
  75. level 2 cache. Take that cache away and you get a very simple CPU design.
  76. You have a 4 stage instrcution unit, two 3 stage integer units, two 5 stage
  77. FPU units, an integer register file, and FPU register file, the caches, 
  78. and a BIU.  NOt much there... no wonder they already have a 400+MHz 
  79. version out and have plans to push the CPU over the Giga-Herz mark before
  80. the turn of the century.  Such things could never be done with CISC technology.
  81.  
  82. CPU designers love dealing with these simple CPUs.   They may be a little 
  83. hesitant to go back to CISC.  CPUs such as the Sparc or MIPS are worse off
  84. because they are first generations RISC lines and have to drag on old CPU
  85. technology (hmm, sound familar?)...
  86.  
  87.  
  88. : It is. But all the RISC technologies depend on memory speed. If memory were
  89. : ultimatively slow then CISC were the way to go, the more you can do with the
  90. : single memory fetch, the better. Currently the memory technology can barely
  91. : keep up with CPU technology. Machines already need huge and expensive caches
  92. : (most Alphas have 2 or 4MByte cache, SGIs about the same) and we _may_ 
  93. : eventually see the return of more CISCier CPUs. This doesn't mean that we see 
  94. : 68k or VAX style machine codes again. These weren't designed to utilize memory
  95. : bandwidth but to make assembly programming easier and CPU designers won't 
  96. : forget their RISC lessons.
  97.  
  98. Now its to a point where CPU designers are saying "hey wait a minute, 
  99. these CPU designs are getting rediculous.  These 3, 4 or even 5 layer CPUs 
  100. are really a bitch to make!".  Is this not true?
  101.  
  102. The RISC chips may need faster memory than CISC chips, but thats what 
  103. cahces are for.  Expensive?  Well, up to the last few months, hasn't all 
  104. memory been expensive?  Cache memory is just a stopgap till we get a really 
  105. radical new memory technology.  Until then, its just a battle between who 
  106. has to support their end... the CPU makers or the memory makers.
  107.  
  108.  
  109. : But that's speculation. There are a couple of memory technologies that can 
  110. : push RISC designs even more (and even CISC CPUs will benefit from it, 
  111. : although not that much).
  112.  
  113.  
  114.  
  115.  
  116. : Regards,
  117. : -- 
  118. :                                 Michael van Elst
  119.  
  120. : Internet: mlelstv@serpens.rhein.de
  121. :                                 "A potential Snark may lurk in every tree."
  122.  
  123.                        Greg Baldwin (drizzit@eskimo.com)
  124.      Amiga junkie and user since 1987    Computer Science & DTV Student
  125.      Commodore64 fan since about 1983    http://www.eskimo.com/~drizzit
  126.                Tyranical EFNet #Amiga Channel Operator "Drizzit"
  127.